

ĐẠI HỌC QUỐC GIA TP.HCM
TRƯỜNG ĐẠI HỌC BÁCH KHOA



KIẾN TRÚC MÁY TÍNH
(CO2007)

BÁO CÁO BÀI TẬP CÁ NHÂN
ĐỀ 4

GVHD: NGUYỄN XUÂN MINH
Họ và tên: Nguyễn Hữu Tây
MSSV: 2413095

TP.HCM, 11/2025



Mục lục

1	Giới thiệu đề bài	2
2	Giải quyết vấn đề	2
2.1	Giải quyết câu a	2
2.2	Giải quyết câu b	2
2.3	Giải quyết câu c	3
3	Kiến thức củng cố	4

1 Giới thiệu đề bài

Cho danh sách địa chỉ 32-bit truy xuất theo địa chỉ word như sau:

5, 164, 45, 4, 251, 90, 173, 164, 91, 44, 186, 252

- a) Nếu dùng bộ nhớ cache Direct-mapped có 32 block, mỗi block chứa 1 word. Hãy xác định địa chỉ theo bit, từ đó suy ra các vùng tag, index lưu trữ vào cache. Cho biết trạng thái Hit/Miss của chuỗi truy xuất trên.
- b) Làm lại câu a), với bộ nhớ cache Direct-mapped có 16 block, mỗi block chứa 2 word.
- c) Hãy xác định tổng số bit bộ nhớ cần dùng để xây dựng bộ nhớ cache trong cả 2 trường hợp. Biết rằng 1 phần tử cache sẽ chứa 1 bit V, các bit tag và dữ liệu.

2 Giải quyết vấn đề

2.1 Giải quyết câu a

Do đây là danh sách địa chỉ 32-bit truy xuất theo địa chỉ word và bộ nhớ Cache có 32 block, tức là 2^5 block, mỗi block chỉ chứa 1 word nên:

- Số bit index sẽ là 5 bit (do có 2^5 block).
- Số bit offset bằng 0 bit (do truy xuất theo word và mỗi block chỉ chứa 1 word).
- Suy ra, số bit tag bằng $32 - 5 - 0 = 27$ bit.

Biểu diễn address field biểu diễn sự phân chia các bit dữ liệu:
Chỉ số bit

27	5	0
Tag	Index	Offset

Khảo sát các truy xuất hit/miss của chuỗi truy xuất :

Bảng 1: Bảng địa chỉ bộ nhớ cache với các trường Tag, Index, Offset

Word Address	Binary Address	Hit/Miss	Tag	Index	Offset
5	0000 0000 0000 0101	Miss	0	5	
174	0000 0000 1010 1110	Miss	5	14	
45	0000 0000 0010 1101	Miss	1	13	
13	0000 0000 0000 1101	Miss	0	13	
253	0000 0000 1111 1101	Miss	7	29	
90	0000 0000 0101 1010	Miss	2	26	
173	0000 0000 1010 1101	Miss	5	13	
14	0000 0000 0000 1110	Miss	0	14	
89	0000 0000 0101 1001	Miss	2	25	
45	0000 0000 0010 1101	Miss	1	13	
91	0000 0000 0101 1011	Miss	2	27	
152	0000 0000 1001 1000	Miss	4	24	

2.2 Giải quyết câu b

Do đây là danh sách địa chỉ 32-bit truy xuất theo địa chỉ word và bộ nhớ Cache có 16 block, tức là 2^4 block, mỗi block chỉ chứa 2 word nên:

- Số bit index sẽ là 4 bit (do có 2^4 block).
- Số bit offset bằng 1 bit (do truy xuất theo word và mỗi block chỉ chứa 2 word).

- Suy ra, số bit tag bằng $32 - 4 - 1 = 27$ bit.

Biểu diễn address field biểu diễn sự phân chia các bit dữ liệu:
Chỉ số bit

27	4	1
Tag	Index	Offset

Khảo sát các truy xuất hit/miss của chuỗi truy xuất :

Bảng 2: Bảng địa chỉ bộ nhớ cache với các trường Tag, Index, Offset

Word Address	Binary Address	Hit/Miss	Tag	Index	Offset
5	0000 0000 0000 0101	Miss	0	2	1
174	0000 0000 1010 1110	Miss	5	7	0
45	0000 0000 0010 1101	Miss	1	6	1
13	0000 0000 0000 1101	Miss	0	6	1
253	0000 0000 1111 1101	Miss	7	14	1
90	0000 0000 0101 1010	Miss	2	13	0
173	0000 0000 1010 1101	Miss	5	6	1
14	0000 0000 0000 1110	Miss	0	7	0
89	0000 0000 0101 1001	Miss	2	12	1
45	0000 0000 0010 1101	Miss	1	6	1
91	0000 0000 0101 1011	Hit	2	13	1
252	0000 0000 1111 1100	Hit	7	14	0

2.3 Giải quyết câu c

Nếu dùng bộ nhớ cache Direct-mapped có 32 block, mỗi block chứa 1 word, thì tổng số bit bộ nhớ cần dùng:

Ở mỗi khối block thì:

- Số bit tag= 27 bit.
- Số bit index = 5 bit.
- Số bit offset = 0 bit.
- Số bit quản lý trong 1 block bằng số bit V + số bit Tag + Số bit data = $1 + 27 + 32 * 1 = 60$ bit.

Do đó, tổng số bit bộ nhớ cần dùng để xây dựng cache trong trường hợp này là: $32 * 60 = 1920$ bit.

Nếu dùng bộ nhớ cache Direct-mapped có 16 block, mỗi block chứa 2 word, tổng số bit bộ nhớ cần dùng:

Ở mỗi khối block thì:

- Số bit tag= 27 bit.
- Số bit index = 4bit.
- Số bit offset = 1 bit.
- Số bit trong 1 block bằng số bit V + số bit Tag + Số bit data = $1 + 27 + 32 * 2 = 92$ bit.

Do đó, tổng số bit bộ nhớ cần dùng để xây dựng cache trong trường hợp này là: $16 * 92 = 1472$ bit.

3 Kiến thức củng cố

Qua bài tập này, em đã củng cố kiến thức về cách phân tích cấu trúc địa chỉ bộ nhớ trong hệ thống cache, bao gồm cách xác định số bit Tag, Index và Offset cho từng cấu hình cache.

Hơn thế nữa, bài tập này còn giúp em hiểu rõ cơ chế hoạt động của cache Direct-mapped, quy trình xác định trạng thái Hit/Miss và cách cập nhật nội dung cache theo từng truy xuất.

Mặc khác, bài tập cũng giúp em nhận thấy ảnh hưởng của kích thước block và số block đến tỉ lệ cache hit, đồng thời rèn luyện kỹ năng tính toán tổng số bit phần cứng cần thiết để xây dựng cache. Những kiến thức này là nền tảng để hiểu sâu hơn về tổ chức bộ nhớ và hiệu năng của CPU.